快乐虾
http://blog.csdn.net/lights_joy/
lights@hb165.com
本文适用于
ADI bf561 DSP
uclinux-2008r1.5-rc3 ( 移植到 vdsp5)
Visual DSP++ 5.0(update 5)
欢迎转载，但请保留作者信息
ENTRY(_real_start)
[ -- sp ] = reti;
p0.l = lo(WDOGA_CTL);
p0.h = hi(WDOGA_CTL);
r0 = 0xAD6(z);
w[p0] = r0; /* watchdog off for now */
ssync;
这个是 _real_start 的开始，不知为何这里要将 reti 入栈？此时 SP 仍然指向 scratch pad ，下面马上就要改变 SP 指针了。
Watchdog 就比较好理解了，下面是 WDOGA_CTL 寄存器的意义：
1 参考资料
head.s 分析 (1) ：保存 u-boot 传递过来的指针 (2009-1-19)
head.s 分析 (2) ： SYSCFG 配置 (2009-1-19)
head.s 分析 (3) ：数据及指针寄存器清 0 (2009-1-19)
head.s 分析 (4) ：关闭 CACHE (2009-01-19)
head.s 分析 (5) ：关闭串口 (2009-01-19)
head.s 分析 (6) ：栈指针初始化 (2009-01-19)
head.s 分析 (7) ： init_early_exception_vectors (2009-1-19)
head.s 分析 (8) ：配置 PLL 及 SDRAM (2009-01-20)
head.s 分析 (9) ： EBIU 配置 (2009-01-20)
head.s 分析 (10) ：转入中断 15 (2009-01-20)
